毛刺 专用HD谐波减速机SHG-58-100-2UH

毛刺 专用HD谐波减速机SHG-58-100-2UH毛刺含义

毛刺:刺法名。九刺之一。《灵枢·官针》:"毛刺者，刺浮痹皮肤也。"即浅刺皮肤治疗浮表痹症的方法，现在常用的皮肤针刺法即由此发展而来。

当汇价中有以点突破趋势线，而其他的各高点均规范地位于趋势线上时，我们将这突破叫做"毛刺"现象。

当汇价遇到趋势线有阻力位时，可以部分平仓，升过线阻力位向二线移动，可以在第二趋势线之前全部平仓。

当汇价回落以后，在趋势线上面吸纳仓位，然后在和第二趋势线区间高抛低吸。

、铣切、电镀术语。

毛刺 专用HD谐波减速机SHG-58-100-2UH毛刺 veining

金属件表面出现余屑和表面极细小的显微金属颗粒，这些被称为毛刺。毛刺越多，其质量标准越低。

钢材表面缺陷之一，表现为冷切、热锯或火焰切割的钢材端部有不齐的飞边，焊管时焊缝处有挤出的多余金属。冷切产品端部毛刺的厚度取决于刀刃间的缝隙。一般产品允许有一定高度的毛刺存在;但焊管的内外毛刺必须刮除。毛刺产生的原因是:(1)剪切刀刃变钝，间隙过大;锯片迟钝，或安装不当;(2)冲头磨损或安装不当;(3)火焰切割操作不当;(4)焊接制度不规范。防止和消除毛刺的办法有:(1)正确安装剪切、锯切和冲孔装置;(2)及时更换磨损的刀刃、锯片和冲具;(3)加强产品切割操作的管理;(4)调整焊接制度.

一般产品允许有一定高度的毛刺存在;焊管的内外毛刺必须刮除.

毛刺 专用HD谐波减速机SHG-58-100-2UH二、电路设计中常用词。数字电路中常将毛刺定义为采样间越过逻辑门限一次以上的任何跳变，主要是指电路输出波形中含有时间很短有规律或没有规律的脉冲而又对设计没有用处或产生其他影响，一般都要考虑去除毛刺。通常可以通过加某些元件(如电容滤波)或者改变电路设计实现消除毛刺。

详细:

信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。(与分立元件不同，由于PLD内部不存在寄生电容电感，这些毛刺将被完整的保留并向下一级传递，因此毛刺现象在LD、FPGA设计中尤为突出)

图6.21给出了一个逻辑冒险的例子，从图6.22的仿真波形可以看出，"A、B、C、D"四个输入信号经过布线延时以后，高低电平变换不是同时发生的，这导致输出信号"OUT"出现了毛刺。(我们无法保证所有连线的长度一致，所以即使四个输入信号在输入端同时变化，但经过PLD内部的走线，到达或门的时间也是不一样的，毛刺必然产生)。可以概括的讲，只要输入信号同时变化，(经过内部走线)组合逻辑必将产生毛刺。 将它们的输出直接连接到时钟输入端、清零或置位端口的设计方法是错误的，这可能会导致严重的后果。 所以我们必须检查设计中所有时钟、清零和置位等对毛刺的输入端口，确保输入不会含有任何毛刺

存在逻辑冒险的电路示例图6.21 存在逻辑冒险的电路示例

毛刺 专用HD谐波减速机SHG-58-100-2UH图6.22 图6.21所示电路的仿真波形仿真波形冒险往往会影响到逻辑电路的稳定性。时钟端口、清零和置位端口对毛刺信号十分，任何一点毛刺都可能会使系统出错，因此判断逻辑电路中是否存在冒险以及如何避免冒险是设计人员必须要考虑的问题。

判断一个逻辑电路在某些输入信号发生变化时是否会产生冒险，首先要判断信号是否会同时变化，然后判断在信号同时变化的时候，是否会产生冒险，这可以通过逻辑函数的卡诺图或逻辑函数表达式来进行判断。对此问题感兴趣的读者可以参考有关脉冲与数字电路方面的书籍和文章。

如何处理毛刺

我们可以通过改变设计，破坏毛刺产生的条件，来减少毛刺的发生。例如，在数字电路设计中，常常采用格雷码计数器取代普通的二进制计数器，这是因为格雷码计数器的输出每次只有一位跳变，消除了竞争冒险的发生条件，避免了毛刺的产生。

毛刺并不是对所有的输入都有危害，例如D触发器的D输入端，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害，我们可以说D触发器的D输入端对毛刺不。 根据这个特性，我们应当在系统中尽可能采用同步电路，这是因为同步电路信号的变化都发生在时钟沿，只要毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间，就不会对系统造成危害。 (由于毛刺很短，多为几纳秒，基本上都不可能满足数据的建立和保持时间)

以上方法可以大大减少毛刺，但它并不能完全消除毛刺，有时，我们必须手工修改电路来去除毛刺。我们通常使用"采样"的方法。 一般说来，冒险出现在信号发生电平转换的时刻，也就是说在输出信号的建立时间内会发生冒险，而在输出信号的保持时间内是不会有毛刺信号出现的。如果在输出信号的保持时间内对其进行"采样"，就可以消除毛刺信号的影响。

有两种基本的采样方法:一种方法是在输出信号的保持时间内，用一定宽度的高电平脉冲与输出信号做逻辑"与"运算，由此获取输出信号的电平值。图6.23说明了这种方法，采样脉冲信号从输入引脚"SAMPLE"引入。从图6.24的仿真波形上可以看出，毛刺信号出现在"TEST"引脚上，而"OUT"引脚毛刺上的毛刺已被消除了.

图6.23 消除毛刺信号的方法之一

图6.24 图6.23所示电路的仿真波形毛刺上述方法的一个缺点是必须人为的保证sample信号必须在合适的时间中产生，另一种更常见的方法是利用D触发器的D输入端对毛刺信号不的特点，在输出信号的保持时间内，用触发器读取组合逻辑的输出信号，这种方法类似于将异步电路转化为同步电路。 图6.25给出了这种方法的示范电路，图6.26是仿真波形。

毛刺图6.25 消除毛刺信号方法之二

图6.26 图6.25所示电路的仿真波形毛刺在仿真时，我们也可能会发现在FPGA器件对外输出引脚上有输出毛刺，但由于毛刺很短,加上PCB本身的寄生参数,大多数情况下,毛刺通过PCB走线,基本可以自然被虑除，不用再外加阻容滤波。